[직무 소개]
- SoC ASIC 설계 (AI 하드웨어 프로세서 설계 및 개발 관련
[필요 기술]
- Verilog/System Verilog 이용한 RTL 설계
- ARM Core, AMBA bus 및 interconnect 이용한 SoC 설계
- AXI Bus 등 AMBA 버스 아키텍처 및 IP의 버스 인터페이스 설계
- SoC Top integration 및 Verification
- EDA 툴 사용 (RTL simulation 및 Synthesis)
- Linux, shell, tcl, python, perl 사용 원활
- Clock domain Crossing에 대한 깊은 이해와 관련 경험
[우대 조건]
- RTL synthesis, STA, CDC check, Lint, formal verification, Back-End Design Support 경험
- 시스템 레벨 CDC free Clock Generation Unit (CGU), Reset Generation Unit (RGU) 설계 경험
- 풍부한 ECO (Engineering Change Order) 경험
- ASIC, SoC 또는 AP 양산 및 Chip Bring-Up 경험
- FPGA prototyping 관련 지원 경험
- PCIe, USB, LPDDR/DDR 4/5 Integration 경험
- 인공신경망 및 딥러닝 관련 지식 보유