문의: 금동석 부장 (010-4191-1413)
 

 

- 설립연도: 2007년 

- 기업형태: 중소기업

- 직원수: 64명 (엔지니어 52명)

- 근무지: 서울 서초구

- 고용형태: 정규직 (수습 3개월)

- 회사개요: 산업용IC 및 MCU등 개발/생산, Analog IP개발

           개발제품 : 산업용 스위치 IC, MCU 등

 

1.  

   1. 채용직무 : 반도체 Analog IC 회로설계

      채용조건 : 신입(석사 이상)/경력

      직무기술 : 반도체 CMOS Analog Mixed Signal IC 회로설계 /

   ADC,DAC,PLL,OSC,LDO,BGR,POR,DC-DC Converter,

   Temp Sensor, Charge Pump, OP-Amp, Comparator, I/O, ESD 등

   Analog 회로 설계

      필수사항 : 학사 이상 해당 직무 경력자(최소 1년 이상), 석사 이상(석사졸 예정자 가능) 신입/경력(경력 무관)

      우대사항 : 석사 이상 학위 보유자, DC-DC Converter,LDO,OSC,DAC 등 유경험자, SPC 설계 유경험자, 제품 양산 유경험자, 5년 이상 경력자

    

    

   2. 채용직무 : H/W 설계 엔지니어

      채용조건 : 경력/신입

      직무기술 : 반도체 Evaluation/Application 관련 H/W 설계, 반도체 평가 환경 구축 및 검증 작업, 고객사/협력사 기술지원

      필수사항 : 학사 이상, ‘C/C++, C#, Python’ 중 한 개 이상 언어 사용기술 보유자,

                ‘OrCAD, Pads’ 등 H/W 설계 관련 Tool 사용기술 보유자, 해외여행 및 건강 상 결격사유 없는 자

      우대사항 : 석사 이상 학위 보유자, 전자 관련 전공자, Embedded System S/W 또는 H/W 설계 경험자,

                Power 관련 Analog H/W 회로설계 경험자, 반도체 관련 기술 영업 경험자, LabVIEW 기술 보유자, 영어 또는 일본어 가능자

    

    

   3. 채용직무 : Digital Part 설계

      채용조건 : 경력/신입

      직무기술 : Verilog-HDL, System Verilog를 이용한 RTL 설계 및 검증 /

   Simulation에서 검증된 사항을 FPGA에서 검증 진행 / IC 제작을 위한 Design Compiler, Prime Time Process 진행

      개발환경 : Linux, Cadence, ISE, Vivado, Synopsys

      필수사항 : 학사 이상, 신입은 석사이상

      우대사항 : EDA Tool 및 FPGA 사용 능력, Customizing IC 개발 경험, Engineer적 마인드 보유