담당업무

ㆍ라이다 물리 계층 신호 처리 IP RTL 설계 및 검증 (dToF, iToF, FMCW 등)

ㆍ설계 IP Simulation 및 Verification

ㆍFPGA 프로토 타입 개발 및 검증

자격요건

ㆍ대졸 학사 이상 (석박사 우대)

ㆍ관련 경력 3년 ~ 15년

 * 나이 43세까지

우대사항

ㆍXilinx FPGA 사용 경험

ㆍVerilog-HDL 기반 RTL 설계

근무지

경기 성남시 수정구 금토동 422-1 판교이노베이션랩 지식산업센터 305호

담당업무

- Analog & Digital H/W 회로 설계 및 디버깅 (PADS)

- PCB Artwork 설계 및 디버깅 (PADS)

- 레이저 다이오드 및 전원 회로 개발

- 인증 (KC, FCC, CE, RoHS) 시험 및 디버깅 

자격요건

ㆍ대졸이상 

ㆍ관련경력 3년 ~ 15년

 * 나이 43세까지

ㆍ해외 여행에 결격 사유가 없는자

우대사항

- 설계 툴(PADS) 설계 경험자

- 유해물질 준수 (RoHS), 규격/인증(KC, UL, CE 등) 업무 유경험자

근무지

경기 성남시 수정구 금토동 422-1 판교이노베이션랩 지식산업센터 305호